Методические указания к выполнению лабораторных работ по дисциплине «компьютерная электроника и схемотехника»




НазваниеМетодические указания к выполнению лабораторных работ по дисциплине «компьютерная электроника и схемотехника»
страница7/9
Дата публикации27.01.2014
Размер0.78 Mb.
ТипМетодические указания
uchebilka.ru > Информатика > Методические указания
1   2   3   4   5   6   7   8   9
^


6 Лабораторная работа №6
«Исследование математических моделей элементов МОП - логики в статических и динамических режимах работы»



6.1 Цель работы
Изучение параметров и характеристик логических элементов МОП логики на основе исследования математических моделей элементов в статических и динамических режимах работы.
6.2 Основные теоретические сведения
МОП - транзистор, имеющий структуру "металл - окисел - полупроводник", является частным случаем МДП - транзистора со структурой "металл – диэлектрик - полупроводник".

В МОП - транзисторе ток между двумя электродами, именуемыми истоком и стоком, модулируется по величине с помощью управляющего электрода - затвора.

В МОП-транзисторах со встроенным каналом проводящий канал между истоком и стоком создается технологическим путем, так что при нулевом напряжении на затворе (напряжение на затворе и других электродах отсчитывается от истока) канал имеет некоторую проводимость, которая может уменьшаться или увеличиваться под действием Uз разных знаков.

Транзистор с индуцированным каналом практически не имеет начальной проводимости, т.е. канал в нем отсутствует. При росте напряжения на затворе и достижения им некоторого порогового значения Uпор между истоком и стоком появляется проводящий канал. При дальнейшем росте напряжения на затворе проводимость канала увеличивается.

Преимущественное распространение в схемах цифровых устройств получили МОП-транзисторы с индуцированным каналом, так как обладают важным достоинством: полярности и уровни выходных и входных напряжений у них совпадают, что допускает применение непосредственных связей между каскадами логических схем.

Конструкция МОП - транзисторов с индуцированным n-каналом показана на рисунке 6.1.


МОП - транзистор выполнен на подложке П из кремния типа p, в котором диффузией акцепторных примесей созданы сильно легированные n- -области стока С и истока И, расстояние между которыми равно приблизительно 5-50 мкм.

На поверхности кремния расположен тонкий (1000-2000 Ангстрем) слой диэлектрика (окисла SiO2), на который осажден слой металла, образующий затвор З и контактные площадки для соединительных проводников.

Условные обозначения МОП-транзисторов с индуцированными p- и n-каналами показаны на рисунке 6.2, а семейство их выходных характеристик - на рисунке 6.3


МОП - транзисторы управляются напряжением, так как входное сопротивление изолированного затвора чрезвычайно велико. Параметром выходной характеристики служит напряжение затвор-исток. Нижняя часть семейства характеристик снята при Uз1>Uпор, где Uпор- пороговое напряжение, при котором индуцируется проводящий канал. Различают крутую и пологую области выходных характеристик.


Аналитические зависимости, описывающие семейство выходных характеристик МОП-транзисторов, аппроксимируются следующими выражениями:



в этом случае

(6.3)

где k - параметр МОП - транзистора, имеющий размерность ; UП - напряжение на подложке; h - максимальное значение коэффициента влияния подложки. Подложка, как и затвор, может модулировать сопротивление канала, ее обратное смещение уменьшает ток стока. Иногда подложку называют вторым ( или нижним) затвором.

Если подложка соединена с истоком, то напряжение на ней отсутствует и соотношения (6.1), (6.2) и (6.3) упрощают, полагая h = 0, т.е.


Важная характеристика любого усилительного прибора - крутизна, которая для МОП-транзистора определяется в виде:

Крутизна характеризует способность прибора, работающего при величине управляющего сигнала Uз, к быстрой перезарядке емкостей нагрузки, всегда имеющихся в реальных условиях, т.е. к отдаче во внешние цепи большого тока при изменении выходного сигнала. Только при достаточной крутизне или малой нагрузочной емкости выходное напряжение будет быстро реагировать на изменение входного напряжения.

Крутизна МОП-транзисторов относительно мала (по крутизне МОП - транзисторы примерно на порядок хуже биполярных транзисторов).

Для оценки разомкнутого и замкнутого состояний ключа на МОП - транзисторах полезно рассмотреть несколько численных характеристик.

Входное сопротивление МОП-транзисторов независимо от их состояния весьма велико: Rвх = 1010-1015 Ом.

В режиме замкнутого ключа (максимальной проводимости канала) МОП - транзисторы представляют собой некоторое сопротивление R. Величина этого сопротивления обычно составляет сотни Ом или единицы кОм, но у некоторых из образцов снижена до десятков Ом. Таким образом, R=20 Ом - 10 кОм.

Сопротивление открытого канала при малых напряжениях Uси аналитически выражается формулой:

(6.7),
которую легко получить из (6.1). Зависимость R от Uз показана на рисунке 6.3,б.

Ток утечки разомкнутого ключа очень мал: Iс.ут = 1 нА и определяется сопротивлением запертого перехода сток - подложка или исток - подложка, так как поступает в цепи стока или истока в основном с подложки.

Быстродействие схем с МОП-транзисторами ограничивается межэлектродными емкостями затвор исток Cзи, затвор-сток Cзс, подложка-сток Cпс и подложка-исток Спи. Упрощенная схема замещения МОП-транзистора показана на рисунке 6.4. В этой схеме R- сопротивление канала, зависящее от напряжения на затворе. Так как процессы появления или исчезновения проводящего канала протекают очень быстро, то сопротивление можно считать безынерционным.

Инвертор (рисунок 6.5,а) состоит из активного и нагрузочного транзисторов VTa и VTн. Резисторы в схемах на МОП-транзисторах не используют, поскольку их роль выполняют сами МОП-транзисторы.

Логическая единица кодируется положительным напряжением, превышающим пороговое напряжение транзистора, а логический нуль кодируется положительным напряжением, не достигающим по величине значения порогового напряжения.


При x=1 транзистор VTa открыт, так как между его затвором и истоком будет действовать напряжение величиной Ес-Uо, что должно превышать значение порогового напряжения.

Следовательно,



где RA и Rн - сопротивления каналов проводящих транзисторов VTa и VTн.

Так как напряжение U0, кодирующее логический нуль, должно составлять малую долю напряжения Ес, то необходимо, чтобы соблюдалось соотношение
RA << Rн
Это условие может выполняться только за счет изготовления активного и нагрузочного транзисторов с разными геометрическими размерами каналов. У нагрузочного транзистора для повышения сопротивления канала увеличивают его длину, а у активного транзистора для уменьшения сопротивления канала увеличивают его ширину (при этом увеличивается расход площади кристалла и стоимость схемы).

Вторая существенная особенность схемы инвертора - наличие статического, т.е. постоянно протекающего тока при x=1. При этом, во-первых, возрастает потребляемая ячейкой мощность, что весьма неблагоприятно для интегральных микросхем, во-вторых, исключается возможность применения низкоомных сопротивлений каналов из-за необходимости ограничения величины статического тока, т.е. исключается возможность построения быстродействующих схем, в которых нагрузочные емкости могли бы быстро перезаряжаться через малые сопротивления каналов.

При x=0 транзистор VTа заперт, а с выхода снимается напряжение, кодирующее логическую единицу. Можно утверждать, что это напряжение не снизится по величине больше, чем до уровня Ес-Uпор. Действительно, предположив, что выходное напряжение U1 выше, чем Ес-Uпор, можно видеть, что оба транзистора при этом должны быть заперты, так что напряжения затвор-исток Uзи у них будут меньше пороговых напряжений Uпор. Это состояние возможно, однако в нем трудно предсказать величину выходного напряжения, поскольку она определяется соотношением сопротивлений запертых транзисторов, которые не контролируются. В то же время ясно, что при Uвых=Ес-Uпор верхний транзистор попадает на границу отпирания, т.е. его сопротивление начинает резко уменьшаться, что препятствует снижению Uвых ниже уровня Ес-Uпор. Именно этот уровень можно считать гарантированным.

Рассмотренную схему, в которой используется всего один источник питания, называют схемой с нелинейным сопротивлением нагрузки, поскольку нагрузочный транзистор работает и в крутой, и в пологой областях характеристик.

Схема, в которой напряжение на затворе Uз задается отдельным источником (рисунок 6.5,б) и превышает напряжение Uс стока не менее чем на величину Uпор, имеет нагрузочный транзистор, работающий всегда в крутой области, где его свойства близки к свойствам линейного сопротивления. Такую схему называют схемой с квазилинейным сопротивлением нагрузки.

Статические состояния схемы с квазилинейным сопротивлением нагрузки отличаются от статических состояний схемы с нелинейной нагрузкой главным образом тем, что напряжение, кодирующее единицу, близко к напряжению питания Ес (оно отличается от него лишь на малую величину падения напряжения на сопротивлении проводящего канала транзистора VTн от остаточного тока запертого транзистора VTа).

Уровень U0 определяется соотношением сопротивлений каналов проводящих транзисторов, что влечет за собой недостатки, аналогичные недостаткам схемы с нелинейной нагрузкой.

Системы потенциальных элементов на транзисторах с каналами разных типов (КМОП-транзисторах, т.е. на комплементарной или взаимнодополняющей паре транзисторов) строят на основе инвертора, который имеет вид, показанный на рисунке 6.6,а. Приняв Е > Uпор, т.е. считая, что напряжение питания инвертора больше, чем пороговые напряжения транзисторов, можно описать работу инвертора в статике следующим образом.

Если x=1, т.е. входное напряжение велико, то транзистор VT1 проводит, так как для него напряжение Uзи превышает пороговое, а транзистор VТ2 заперт, так как для него напряжение Uзи ~ 0. В этом состоянии напряжение Uвых схемы близко к нулю. Оно отличается от нуля падением напряжения на сопротивлении проводящего канала от тока запертого транзистора. Поскольку сопротивление проводящего канала не превышает нескольких кОм, а токи запертого транзистора лежат в нА диапазоне, отличие Uвых от нуля пренебрежимо мало.


Если x=0, т.е. входное напряжение можно считать нулевым, проводящим окажется транзистор VT2, для которого Uзи=Е > Uпор, а транзистор VT1, имеющий Uзи ~ 0, будет заперт. При этом на выходе получим напряжение, пренебрежимо мало отличающееся от E. Это напряжение кодирует логическую единицу. Таким образом, схема действительно является инвертором.

Амплитудная передаточная характеристика инвертора показана на рис. 6.6,б (предполагается, что Uпор=E/2). Напряжения, соответствующие логическим "1" и "0", не изменяются, пока приращения входного напряжения не составят по величине Uпор.

Рассмотрим процессы переключения в инверторах. При изменении напряжения на затворе проводящий канал появляется и исчезает в МОП - транзисторах почти мгновенно, поэтому длительности процессов переключения определяются перезарядкой емкостей схем.

Емкости схем перезаряжаются через проводящие транзисторы, причем возможны режимы, в которых открытый транзистор имеет постоянное напряжение затвор - исток Uзи, и режимы, в которых это напряжение меняется в ходе процесса переключения.

В рассматриваемых инверторах встречаются оба этих режима, поэтому результаты, получаемые при анализе, применимы и для рассмотрения других систем элементов.

Включение активного МОП - транзистора производится положительным перепадом входного напряжения. Напряжение на затворе Uз после такого скачка изменяется по экспоненте из-за влияния суммарной емкости затвора Cз. Транзистор остается включенным, пока величина Uз не достигнет значения величины Uпор.

Пользуясь этой схемой замещения, показанной на рисунке 6.7, и аналогией описываемого процесса с процессами, происходящими на этапе задержки отпирания эмиттерного перехода биполярного транзистора, можно записать, что

(6.8)

По истечении времени задержки включения tз в МОП-транзисторе индуцируется проводящий канал и начинается следующий этап переключения.

До включения транзистора VTа напряжение на выходе было равно U1, емкость нагрузки Cсум была заряжена. В момент включения транзистора VTа емкость нагрузки начнет разряжаться, а выходное напряжение устремится к уровню U0.

Оценим характер этого процесса, полагая для простоты, что напряжение на затворе транзисторе VTа изменилось скачком (Rупр=0). На этапе разряда емкости нагрузки к ней подключены проводящие транзисторы VTa и VTн.

Из рассмотрения статических состояний известно, что сопротивление канала проводящего транзистора VTа должно быть много (раз в 20-30) меньше, чем сопротивление канала транзистора VTн. Поэтому можно считать, что течение процесса определяется главным образом транзистором VTа и принять схему замещения инвертора в виде, показанном на рисунке 6.8,а. Напряжение Uзи в переходном процессе не изменяется.

График выходного напряжения инвертора и движение изображающей точки на выходных характеристиках активного транзистора показаны на рисунке 6.8,б, в. Начальное положение изображающей точки обозначено цифрой 1. После скачка Uз канал сразу же становится проводящим, а изображающая точка переходит в положение 2. Ток стока начинает разряжать емкость Cсум, подключенную к стоку. При этом напряжение на стоке уменьшается. Пока изображающая точка движется влево по пологому участку выходной характеристики МОП - транзистора, ток стока остается почти постоянным и напряжение на выходе вследствие этого меняется по линейному закону

.

Когда напряжение на выходе достигнет величины Uс=U1-Uпор, изображающая точка перейдет в омическую область выходной характеристики (точка 3). После этого Cсум разряжается до установившегося значения (точка 4) почти по экспоненте, приблизительно как в RC-цепи. Установившееся значение выходного напряжения (точка 4) определяется делителем напряжения Rн-Rа. Емкость разряжается током Iразр согласно соотношению
(6.9)
Из (6.9) следует, что

(6.10)

где t - время, за которое выходное напряжение изменится от начального значения U1 до текущего значения U. Время t можно определить графически как площадь под кривой в функции напряжения U (рисунок 6.9).




Можно вычислить t и аналитически, применив аппроксимацию характеристики транзистора выражениями (6.4) и (6.5). В этом случае на пологом участке 2-3 (рисунок 6.8,б) имеем

(6.11)
а на участке, расположенном левее точки 3,

(6.12)

где k и Uпор - параметры активного транзистора.

На пологом участке, т.е. при U1-Uпор < Uвых < U1, выходное напряжение изменяется линейно и равно

(6.13)
Положив Uвых(t)=U1-Uпор, получим время движения изображающей точки по пологому участку характеристики

(6.14)

Для движения изображающей точки по крутому участку имеем

, (6.15)
где U - конечное значение выходного напряжения, при котором процесс можно считать законченным.

Решением уравнения (6.15) является следующее:
(6.16)
Рассмотрим процесс заряда нагрузочной емкости. Когда напряжение на входе изменится от уровня логической единицы до уровня логического нуля, напряжение на затворе активного транзистора становится ниже порогового напряжения и проводящий канал в транзисторе сразу же исчезает. Емкость Cсум будет заряжаться практически только через нагрузочный транзистор, как показано на схеме замещения инвертора (рисунок 6.10,а).

Примем, что подожка нагрузочного транзистора соединена с его истоком. Заряд емкости протекает следующим образом. Начальное значение напряжения на емкости мало (равно U0). С течением времени оно увеличивается и ровно на столько же уменьшается значение напряжения на затворе и стоке, измеряемые относительно истока. Уменьшение этих напряжений приводит к существенному уменьшению тока через транзистор и замедлению процесса заряда емкости. Переходный процесс характеризуется затянутым участком завершения. Если напряжение на затворе Uз равно напряжению питания (схема с нелинейной нагрузкой), то, как видно из приведенного выше анализа статических состояний, установившийся уровень вероятнее всего определится величиной Ec-Uпор, а окончание отрицательного фронта будет очень затянуто вследствие подхода транзистора к состоянию отсечки. Повышение Uз улучшает переходный процесс. При Uз > Eс + Uпор нагрузочный транзистор всегда будет находиться в крутой области характеристик, но и здесь завершение переходного процесса происходит замедленно, так как увеличение выходного напряжения уменьшает Uзи, что равноценно увеличению сопротивления транзистора.

На рисунке 6.10 показана зависимость времени заряда емкости (от уровня 10% до уровня 90%) в функции величины
(6.17)
Само время заряда конденсатора нормировано по отношению к величине
(6.18)
Верхняя граница для равна 18 и соответствует условию m = 1, т.е.

Uз = Eс + Uпор.
В интегральных схемах все подложки транзисторов соединены с общей точкой схемы, поэтому для их анализа следует отказаться от принятого выше предположения о соединении подложки транзистора с его истоком.

При этом можно пользоваться полученными выше результатами, если считать m и  функциями порогового напряжения, зависящего от потенциала подложки транзистора. Порядок расчета будет следующим:

1) определяется наибольшее выходное напряжение;

2) определяется соответствующее наибольшему выходному напряжению пороговое напряжение Uпор'=Uпор + hUп;

3) с помощью полученного значения Uпор по (6.17) и (6.18) вычисляются величины m и ;

4) по графику (рисунок 6.10,б) находится время заряда емкости нагрузки.


6.3 Порядок выполнения работы
6.3.1 Исследование статических характеристик логических схем на МОП - транзисторах.

6.3.1.1 Изучить принципы действия и основные характеристики МОП транзистора, работающего в ключевом режиме. Изучить принципы построения математической модели и физический смысл параметров транзистора, входящих в модель.

6.3.1.2 Изучить основные схемы инверторов на МОП - транзисторах: п-МОП логика с нелинейной нагрузкой, п-МОП логика с квазилинейной нагрузкой и КМОП логика. Особое внимание обратить на различие процессов переключения активного и нагрузочного транзисторов в этих логических элементах.

6.3.1.3 В соответствии с индивидуальным заданием провести исследование статических характеристик схем, указанных в п.п 6.3.1.2 с использованием программной модели при заданных значениях параметров.

6.3.1.4 Повторить исследования по п.п 6.3.1.3 при увеличенных на 30% значениях крутизны активного и нагрузочного транзисторов.

6.3.1.5 Повторить исследования по п.п 6.3.1.3 при увеличенном на 30% напряжении питания схемы.

6.3.1.6 Построить графики зависимостей выходного напряжения, сопротивлений каналов активного и нагрузочного транзисторов и потребляемой мощности от входного напряжения для всех исследуемых случаев. Графики представить в таком виде, чтобы они отражали различие характеристик инверторов в зависимости от схемы и параметров. По построенным графикам определить параметры исследуемых схем.

6.3.1.7 Рассчитать запасы статической помехоустойчивости для низкого и высокого уровней входного сигнала, относительную помехоустойчивость по полученным амплитудным передаточным характеристикам. Сравнить исследуемые элементы по помехоустойчивости. Определить влияние крутизны транзисторов и напряжения питания на помехоустойчивость элементов.

6.3.1.8 Составить отчет о проведенных исследованиях. Сделать выводы.
6.3.2 Исследование динамических свойств логических элементов на МОП - транзисторах.

6.3.2.1 Изучить особенности работы исследуемых инверторов в динамическом режиме. Задержки в переключении инвертора обусловлены, в основном, влиянием паразитных емкостей схемы и емкости нагрузки. Построить эквивалентные схемы исследуемых инверторов с указанием паразитных емкостей и емкостей нагрузки, выполнить преобразования эквивалентных схем.

6.3.2.2 В соответствии с индивидуальным заданием провести исследование динамических характеристик исследуемых схем на программной модели при заданных значениях параметров.

6.3.2.3 Повторить исследования по п.п 6.3.2.2 при увеличенных на 30% значениях крутизны активного и нагрузочного транзисторов, а затем при увеличенном на 30% напряжении питания.

6.3.2.4 По результатам исследований построить временные диаграммы, определить время задержки переключения по переднему и заднему фронтам входного сигнала, длительности фронтов выходного сигнала.

6.3.2.5 Составить отчет о проведенных исследованиях. Сделать выводы.
6.4 Индивидуальные задания для выполнения исследований статических характеристик логических элементов на МДП - транзисторах приведены в таблице 6.1.

Обозначения, принятые в таблице 6.1:

- Kа, Kн - удельная крутизна активного и нагрузочного транзисторов;

- Hа, Hн - коэффициенты влияния подложки активного и нагрузочного транзисторов;

- Uпор.а, Uпор.н - пороговые напряжения активного и нагрузочного транзисторов;

- Iут.а, Iут.н - токи утечки активного и нагрузочного транзисторов;

- Eс- напряжение питания схемы;

Параметры процесса решения задачи:

- начальное значение входного напряжения Uвх.н = 0;

- конечное значение входного напряжения Uвх.к = Eс;

- шаг изменения входного напряжения определяется так, что бы в диапазоне изменения входного напряжения было получено 20-25 точек;

- коэффициент, определяющий сходимость для метода Ньютона, A = 0,6 – 0,8;

- коэффициент, определяющий сходимость для метода простых итераций, A1 = = 100 – 3000;

- приращение выходного напряжения при вычислении производной в методе Ньютона 0,01 – 0,1 В;

- относительная ошибка при вычислении выходного напряжения инвертора 0,001 – 0,01;

- нулевое приближение для выходного напряжения: Uвых(Uвх.н)=Eс - Uпор.а.;

- допустимое число итераций N = 30-50;

- суммарная ёмкость монтажа Cm=10 пФ.

B зависимости от используемой схемы инвертора в модели задаются следующие параметры:

- для схемы с нелинейным нагрузочным сопротивлением Ez = Ec, Uподл.н = 0;

- для схемы с квазилинейным нагрузочным сопротивлением Ez = 1,1*Ec, Uподл.н = 0 ;

- для КМОП схемы Ez = 0, Uподл.н = Ec,

где Ez и Uподл.н - напряжения на затворе и подложке нагрузочного транзистора.
Таблица 6.1 - Параметры модели МДП-транзистора

Номер вар.

Ка, мкА/(В*В)

Kн, мкА/(В*В)

Hа,

(ha)

Hн,

(ha)

Uпор.а, В

Uпор.н, В

Iут.а, нА

Iут.н,

нА

Eс,

В

1

20

3

0,2

0,2

5

5

10

10

20

2

25

5

0,5

0,5

3

3

8

8

15

3

15

4

0,3

0,3

4

4

12

12

18

4

22

5

0,4

0,4

4

4

10

10

15

5

20

4

0,3

0,3

5

5

10

10

20

6

25

5

0,2

0,2

6

6

12

12

20

7

20

4

0,4

0,4

5

4

8

10

15

8

30

5

0,1

0,1

4

2

12

12

15

9

15

3

0,2

0,2

3

4

10

10

20

10

20

5

0,4

0,5

5

3

12

12

17

11

15

6

0,3

0,4

3

4

10

10

25

12

20

5

0,1

0,3

6

5

12

12

20

13

30

8

0,3

0,3

3

4

10

10

16

14

25

3

0,3

0,2

4

6

8

8

14

15

15

8

0,1

0,1

4

4

10

10

15

16

20

5

0,3

0,3

5

5

12

12

25

17

15

3

0,2

0,2

4

3

10

10

15

18

18

5

0,2

0,2

4

3

8

8

20

19

23

7

0,5

0,6

5

4

10

10

17

20

30

10

0,2

0,4

6

7

12

12

15

21

25

8

0,2

0,2

5

5

10

10

10

22

20

3

0,1

0,1

4

4

8

8

15

Для исследования динамических параметров логических элементов на МОП – транзисторах задаются следующие исходные данные:

- емкость затвора активного транзистора Cз.а. = 0,1...5 пФ;

- емкость затвора нагрузочного транзистора Cз.н. = 0,1...5 пФ;

- емкость подложки активного транзистора Сп.а. = 0,1...5 пФ;

- емкость подложки нагрузочного транзистора Cп.н. = 0,1...5 пФ.

Вид входного сигнала изображен на рисунке 6.11.


Временные параметры входного сигнала:

T1 = 100нс; T2 = 300нс; T3 = 600нс; T4 = 800нс; T = 1000нс
6.5 Содержание отчёта
Отчет о выполнении лабораторной работы должен содержать:

- цель работы;

- основные сведения об исследуемых схемах и их математических моделях;

- результаты исследований: таблицы, графики, расчеты. Основные результаты исследований для различных схем и режимов рекомендуется свести в отдельную таблицу;

- выводы по работе.
6.6 Рекомендуемая литература: [5, 6, 9, 11, 12, 15, 19].

1   2   3   4   5   6   7   8   9

Похожие:

Методические указания к выполнению лабораторных работ по дисциплине «компьютерная электроника и схемотехника» iconМетодические указания к выполнению лабораторных работ по дисциплине «Компьютерная графика»
Методические указания к выполнению лабораторных работ по курсу «Компьютерная графика» (для студентов, обучающихся по направлению...

Методические указания к выполнению лабораторных работ по дисциплине «компьютерная электроника и схемотехника» iconМетодические указания к выполнению лабораторных работ по дисциплине 
Методические указания к выполнению лабораторных работ по дисциплине Водоснабжение (для студентов 4 курса всех форм обучения специальности...

Методические указания к выполнению лабораторных работ по дисциплине «компьютерная электроника и схемотехника» iconМетодические указания к выполнению лабораторных работ по дисциплине «электромагнитная техника»
Методические указания к выполнению лабораторных работ и контрольных заданий по дисциплине "Электромагнитная техника". Раздел "Электромагнитные...

Методические указания к выполнению лабораторных работ по дисциплине «компьютерная электроника и схемотехника» iconМетодические указания к выполнению лабораторных работ по дисциплине «прикладная гидроэкология»
Методические указания к выполнению лабораторных работ по дисциплине «Прикладная гидроэкология» (для студентов 3 курса дневной формы...

Методические указания к выполнению лабораторных работ по дисциплине «компьютерная электроника и схемотехника» iconМетодические указания к выполнению лабораторных работ по курсу
Методические указания к выполнению лабораторных работ по курсу "Технологические основы машиностроения" для студентов специальности...

Методические указания к выполнению лабораторных работ по дисциплине «компьютерная электроника и схемотехника» iconМетодические указания к выполнению лабораторных работ по дисциплине...
Методические указания к выполнению лабораторных работ по дисциплине “Физика” для студентов всех специальностей (Разделы: “Механика”,...

Методические указания к выполнению лабораторных работ по дисциплине «компьютерная электроника и схемотехника» iconМетодические указания по выполнению Самостоятельной работы по дисциплине...
Основную роль в овладении учебной дисциплиной играет самостоятельная работа студентов

Методические указания к выполнению лабораторных работ по дисциплине «компьютерная электроника и схемотехника» iconМетодические указания к выполнению лабораторных работ по дисциплине...
Компьютерная инженерия” (для студентов дневной и заочной формы обучения специальности 091501 “Компьютерные системы и сети”, 091502...

Методические указания к выполнению лабораторных работ по дисциплине «компьютерная электроника и схемотехника» iconМетодические указания к выполнению лабораторных работ по курсу «вычислительная...
Методические указания к выполнению лабораторных работ по курсу «Вычислительная техника и программирование», (для студентов 2 курса...

Методические указания к выполнению лабораторных работ по дисциплине «компьютерная электроника и схемотехника» iconМетодические указания к выполнению лабораторных работ по курсу «Физические...
Методические указания к выполнению лабораторных работ по курсу «Физиче­ские свойства и методы исследования» /Составитель В. А. Пчелинцев....

Вы можете разместить ссылку на наш сайт:
Школьные материалы


При копировании материала укажите ссылку © 2013
контакты
uchebilka.ru
Главная страница


<