Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с.




НазваниеКонспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с.
страница6/15
Дата публикации03.03.2013
Размер2.19 Mb.
ТипКонспект
uchebilka.ru > Информатика > Конспект
1   2   3   4   5   6   7   8   9   ...   15
Тема 3: Архитектуры микропроцессоров
^ Тема лекции: Процессорный модуль

План лекции:

3.1 Внутренняя структура микропроцессора

3.2 Командные и машинные циклы микропроцессора

3.3 Реализация процессорных модулей в составе линий системного интерфейса
Пожалуй, наиболее популярными в мире (и в нашей стране) являлись и явля­ются однокристальные микропроцессоры семейства х86 фирмы Intel. Семей­ство берет свое начало от первого 8-разрядного микропроцессора i8080 (оте­чественный аналог - К580ВМ80) и включает 16- и 32-разрядные микропро­цессоры t8086, i80286, i80386, i80486, Pentium,..., Pentium 4.

"Родоначальником" семейства приня­то считать первый 16-разрядный микропроцессор— i8086 (отечественный аналог— К1810ВМ86), на котором были реализованы персональные ЭВМ IBM PC XT.

Анализ архитектуры микропроцессорных систем (МПС) целесообразно на­чинать с рассмотрения простейшей (базовой) модели, отражающей основные принципы организации процессора, его системы команд, функционирование основных подсистем. Большинство принципиальных решений, реализован­ных в МПС на базе младших моделей семейства, сохранились и в старших моделях.

Рассмотрим кратко организацию МПС на базе микропроцессора i8086. При этом выделим для рассмотрения следующие подсистемы:

  • процессорный модуль;

  • память;

  • ввод/вывод;

  • прерывания;

  • прямой доступ в память со стороны ВУ.


Процессорный модуль

Процессорный модуль — основная часть любой МПС. Помимо собственно микропроцессора, он включает ряд вспомогательных схем, без которых МПС не может функционировать (тактовый генератор, интерфейсные схемы и др.).

Внутренняя структура микропроцессора

Структурная схема микропроцессора i8086 представлена на рис. 3.1. Микро­процессор включает в себя три основных устройства:

  • УОД — устройство обработки данных;

  • УСМ — устройство связи с магистралью;

  • УУС — устройство управления и синхронизации.

УОД предназначено для выполнения команд и включает в себя 16-разрядное АЛУ, системные регистры и другие вспомогательные схемы; блок регистров (РОН, базовые и индексные) и блок микропрограммного управления.

УСМ обеспечивает формирование 20-разрядного физического адреса памяти и 16-разрядного адреса ВУ, выбор команд из памяти, обмен данными с ЗУ, ВУ, другими процессорами по магистрали. УСМ включает в себя сумматор адреса, блок регистров очереди команд и блок сегментных регистров.

УУС обеспечивает синхронизацию работы устройств МП, выработку управ­ляющих сигналов и сигналов состояния для обмена с другими устройствами, анализ и соответствующую реакцию на сигналы других устройств МПС.

Микропроцессор i8086 может работать в одном из двух режимов — мини­мальном и максимальном.

^ Минимальный режим предназначен для реализа­ции однопроцессорной конфигурации МПС с организацией, подобной МПС на базе i8080, но с увеличенным адресным пространством, более высоким быстродействием и значительно расширенной системой команд.

^ Максималь­ный режим предполагает наличие в системе нескольких микропроцессор, ра­ботающих на общую системную шину. МПС на базе i8086 с использованием максимального режима не получили широкого распространения. Более того, в последующих моделях своих микропроцессоров (80286, 80386, 80486) фир­А Intel отказалась от поддержки мультипроцессорной архитектуры. Поэтому мы здесь не будем рассматривать особенности организации максимального режима.

На внешних выводах МП i8086 широко используется принцип мультиплек­сирования сигналов — передача разных сигналов по общим линиям с разделением во времени. Кроме того, одни и те же выводы могут использоваться для передачи разных сигналов в зависимости от режима (min — max).



Рис.3.1 Структура микропроцессора i8086

В табл. 3.1 приведено описание внешних выводов МП i8086. При описании выводов косой чертой (/) разделены сигналы, появляющиеся на выводе в раз­ные моменты машинного цикла.

В круглых скобках указаны сигналы, харак­терные только для максимального режима.

Символ * после имени сигнала — знак его инверсии.

Таблица 3.1. Внешние выводы МП i8086

Внешний вывод

Описание

A/D[15:0]

Младшие 0—15 разряды адреса/данные

A[19:16]/ST[6:3]

Старшие 16—19 разряды адреса/сигналы состояния

ВНЕ* /ST[7]

Разрешение передачи старшего байта данных/сигнал состояния

STB(QSO)

Строб адреса (состояние очереди команд)

R*

Чтение

W* /(LOCK*)

Запись (блокировка канала)

M-IO*(ST2*)

Память — внешнее устройство (состояние цикла)

OP-IP*(STl*)

Выдача/прием (состояние цикла)

DE*(STO*)

Разрешение передачи данных (состояние цикла)

TEST*

Проверка

RDY

Готовность

CLR

Сброс

CLC

Тактовый сигнал

INT

Запрос внешнего прерывания

INTA*(QS1)

Подтверждение прерывания (состояние очереди команд)

NMI

Запрос немаскируемого прерывания

HLD(RQ*/EO)

Запрос ПДП (запрос/подтверждение доступа к магистрали)

NLDA(RQ* /El)

Подтверждение ПДП (запрос/подтверждение доступа к магистрали)

MIN/MAX*

Потенциал задания режима (min = 1, max = 0)

^ Командный и машинный циклы микропроцессора

Микропроцессор i8086 работает в составе МПС, обмениваясь с памятью и ВУ словами длиной 2 байта, т. к. разрядность шины данных составляет 16 битов. В основе работы микропроцессора лежит командный цикл — действия по вы­бору из памяти и выполнению одной команды.

Любой командный цикл (КЦ) начинается с извлечения из памяти первого слова команды по адресу, хранящемуся в счетчике команд (PC). Команды i8086 могут иметь длину от 1 до 6 байтов, причем в первом слове содержится информация о длине команды. Таким образом, для извлечения из памяти од­ной команды может потребоваться одно или несколько обращений к ОЗУ.

В зависимости от типа и формата команды, способов адресации и числа опе­рандов командный цикл может включать в себя различное число обращений к памяти и ВУ, поскольку кроме чтения самой команды в КЦ может потребо­ваться чтение операндов и размещение результата.

Хотя обращения к ЗУ/ВУ располагаются в разных частях КЦ, выполняются они по единым правилам, соответствующим интерфейсу МПС, и реализова­ны на общем оборудовании управляющего автомата. Действия МПС по пере­даче в (из) МП одного слова команды (данных) называются машинным цик­лом. КЦ состоит из одного или нескольких машинных циклов (МЦ).

Машинный цикл включает выдачу процессором адреса памяти или внешнего устройства, по которому производится обращение, выдачу управляющих сигналов, характеризующих тип машинного цикла и направление передачи данных (М-IO, OP-IP), выдачу синхронизирующих (стробирующих) сигналов (STB, R, W) и собственно передачу данных. В i8086 реализована мультиплек­сированная шина адреса/данных. Это объясняется дефицитом внешних выво­дов кристалла и требует дополнительного такта для выдачи адреса и допол­нительного управляющего сигнала STB, идентифицирующего наличие адреса на общей шине A/D.



По большому счету разнообразие МЦ сводится к двум разновидностям — чтению (данные или команды принимаются в процессор) и записи (данные выдаются из процессора). Временные диаграммы соответствующих МЦ при­ведены на рис. 3.2.

Рис.3.2 Машинные циклы МП: а) цикл ЧТЕНИЕ; б) цикл ЗАПИСЬ

Цикл начинается с формирования в такте Т1 сигнала М-IO, определяющего тип устройства — память или ВУ, с которым осуществляется обмен данными. Длительность сигнала М-IO равна длительности машинного цикла, и он используется для селекции адреса устройств.

  • В Т1 и в начале Т2 МП выдает адреса А[19:16] и А[15:0] и сигнал ВНЕ, который вместе с АО определяет вы­бор передачи либо всего слова, либо одного из его байтов.

  • По спаду строба ALE адрес фиксируется во внешних регистрах-защелках.

  • В такте Т2 проис­ходит переключение шин: на выводы A[19:16]/ST[6:3] поступают сигналы состояния; а выводы A/D[15:0] используются для приема/передачи данных.

Описанные выше машинные циклы являются синхронными; их длительность определяется только процессором. Однако такой обмен возможен лишь с устройствами, быстродействие которых не уступает процессорному. В про­тивном случае микропроцессор должен реализовать асинхронный способ об­мена, включающий анализ сигнала от устройства о готовности к обмену или о завершении процедуры обмена.

Роль такого сигнала в i8086 (и всех процессорах старших моделей семейства х86) играет вход RDY (от англ. Ready — готовность), который всегда должен быть активным при синхронном обмене (с «быстрыми» устройствами).

При обмене с «медленными» устройствами значение RDY должно оставаться не­активным (в разных процессорах активным для RDY может быть уровень логической 1 или логического 0) до тех пор, пока устройство, с которым свя­зывается процессор, не завершит процедуру обмена, сообразуясь со своим быстродействием.

Время ожидания процессором готовности устройства может быть сколь угодно большим. Для этого в такте ТЗ процессор проверяет значение сигнала RDY, и если он неактивен, после такта ТЗ в машинный цикл вставляется про­извольное количество тактов ожидания Tw, в каждом из которых анализиру­ется значение RDY. При появлении активного значения RDY микропроцес­сор переходит к такту Т4 и завершает МЦ. Таким образом, удается согласо­вывать работу микропроцессора с устройствами различного быстродействия.

^ Реализация процессорных модулей и состав линий системного интерфейса

Большинство микропроцессоров не могут работать в составе МПС без неко­торых дополнительных схем, составляющих вместе с микропроцессором т. н. процессорный модуль. Прежде всего, на вход CLK микропроцессора необхо­димо подать прямоугольные импульсы тактовой частоты от специального внешнего тактового генератора.

Для микропроцессора i8086 частота тактовых импульсов может лежать в диапазоне 2—6 МГц.

На рис. 3.3 приведен один из вариантов упрощенной функциональной схемы процессорного модуля на базе i8086. На схеме не показаны некоторые эле­менты и связи (например, схема начального сброса и др.).



Рис.3.3 Структура процессорного модуля (i8086)

Микропроцессор 18086 реализован по n-МДП-технологии, и его выходные каскады не обеспечивают достаточной нагрузочной способности для линий системного интерфейса. Поэтому к выходным линиям микропроцессора обычно подключают буферные схемы BD, реализованные по технологии ТТЛ.

Кроме того, шины адреса и данных в i8086 мультиплексированы. Адрес удерживается на выводах микропроцессора только в течение одного такта машинного цикла, а использоваться должен весь МЦ. Поэтому адрес необхо­димо запомнить в специальных внешних регистрах-защелках RG (которые, кстати, играют и роль буферной схемы шины адреса).

Наконец, часто требуется преобразовать управляющие сигналы, выдаваемые микропроцессором, в стандартные сигналы системного интерфейса. Так, i8086 формирует выходные сигналы, идентифицирующие тип машинного цикла, и сигналы стробирования: М-IO, OP-IP, R, W.

Системная шина использует сигналы записи и чтения памяти — RDM, WRM и записи и чтения внешнего устройства — RDIO, WRIO.

Преобразования процессорных сигна­лов в шинные осуществляет простая логическая схема L.

Лекция 7

Тема 3: Архитектуры микропроцессоров
Тема лекции: Базовая архитектура микропроцессорной системы

План лекции:

    1. Машина пользователя и система команд

    2. Распределение адресного пространства

    3. Система команд i8086

Машина пользователя и система команд

Программная модель микропроцессора (рис. 3.4) включает в себя программ­но-доступные объекты МПС, т. е. те объекты, состояние которых можно про­анализировать и/или изменить при помощи команд микропроцессора. К та­ким объектам относятся внутренние регистры микропроцессора, ячейки па­мяти и порты ввода/вывода.



Ре
Рег Регистры процессора

Рис.3.4 Микропроцессор i8086 –машина пользователя

Рассмотрим машину пользователя i8086. Кроме показанных на рис. 3.4 реги­стров процессора, в машину пользователя i8086 включается адресное про­странство памяти объемом 1 Мбайт и два пространства портов ввода и выво­да по 64 Кбайт каждое.

Помимо операций с 16-разрядными регистрами общего назначения (РОН) АХ — DX, допускается обращение к каждому байту этих регистров: AL — DL, АН — DH. В процессорах семейства х86 система команд построена та­ким образом, что в некоторых командах РОН выполняют определенные по умолчанию функции счетчиков, индексных регистров, источников адреса и др.



Рис. 3.5 – Формат регистра признаков i8086

16-разрядные регистры ВР, SI, DI используются для образования исполни­тельных адресов памяти, SP — указатель стека, IP — программный счетчик (СчК), Flags — регистр флагов, формат которого приведен на рис. 3.5, где:

  • CF — перенос/заем из старшего разряда;

  • PF — паритет (четность числа единиц в результате);

  • AF — дополнительный перенос (из 3-го разряда);

  • ZF— нулевой результат;

  • SF — отрицательный результат (знак);

  • OF — признак арифметического переполнения;

  • DF — направление, определяет направление модификации адресов масси­вов в командах цепочек (увеличение или уменьшение адреса);

  • IF — маскирует внешнее прерывание по входу INT (при IF = 1 прерывание разрешено);

  • TF — управляет пошаговым режимом работы микропроцессора.

При TF = 1 после выполнения каждой команды автоматически формируется прерывание с вектором 1.

^ Распределение адресного пространства

Адресное пространство МП определяется в i8086 разрядностью шины адреса/данных и адреса и составляет 220 байтов = 1 Мбайт. В этом адресном про­странстве микропроцессору одновременно доступны лишь четыре сегмента, два из которых (DS и ES) предназначены для размещения данных, CS — сег­мент кода (для размещения программы) и SS — сегмент стека.

Размеры сегментов определяются разрядностью логических адресов команд, данных и стека. Логические адреса команд и стека (верхушки) хранятся в 16-разрядных регистрах IP и SS соответственно, а логический адрес данных вычисляется в команде одним из многочисленных, предусмотренных систе­мой команд, способов и также составляет 16 битов.

Таким образом, размер каждого сегмента в i8086 составляет 216 байтов = 64 Кбайт. Положение сегмента в адресном пространстве (его начальный адрес) определяется содержимым одноименного сегментного регистра.

Фор­мирование физического адреса иллюстрируется на рис. 3.6, из которого вид­но, что граница сегмента в адресном пространстве может быть установлена не произвольно, а таким образом, чтобы начальный адрес сегмента был кра­тен 16.



Рис.3.6 Формирование физического адреса (i8086)

По умолчанию сегментные регистры выбираются для образования физиче­ского адреса следующим образом: при считывании команды по адресу IP ис­пользуется CS, при обращении к данным — DS или ES, при обращении к сте­ку — SS. С помощью специальных приставок к команде (префиксов) можно назначить для использования произвольный сегментный регистр (кроме пары CS:IP, которая не подлежит модификации). Границы сегментов могут быть выбраны таким образом, что сегменты будут изолированы друг от друга, пе­ресекаться или даже полностью совпадать.

Например, если загрузить CS = SS = DS = ES = 0, то все сегменты будут совпадать друг с другом и на­чинаться с нулевого адреса.

^ Система команд i8086

Кратко остановимся на особенностях системы команд i8086, не вдаваясь в излишние подробности.

i8086 отличается разнообразием форматов команд и способов адресации. Длина команды может составлять от 1 до 6 байтов, причем в первых двух байтах (иногда — в первом) определяется код операций, количество и длина операндов и способ их адресации. В остальных байтах команды могут раз­мещаться непосредственный операнд, прямой адрес или смещение.

Большинство команд i8086 являются двухадресными, причем один адрес оп­ределяет регистр процессора, а другой — ячейку памяти или регистр.

Операнд в памяти может адресоваться прямо или косвенно посредством со­держимого базовых (ВР, ВХ) или индексных (SI, DI) регистров, а также их суммы. Предусмотрены многочисленные варианты относительной адресации, при которых логический адрес образуется как сумма двух или трех слагае­мых — одного или двух регистров процессора и 8- или 16-разрядного смеще­ния, размещаемого в команде.

Режимы адресации спроектированы с учетом эффективной реализации язы­ков высокого уровня. Например, к простой переменной можно обратиться в режиме прямой адресации, а к элементу массива — в режиме косвенной ад­ресации посредством ВХ, SI. Режим адресации через ВР предназначен для доступа к данным из сегмента стека, что удобно при реализации рекурсивных процедур и компиляторов языков высокого уровня.

Система команд насчитывает ^ 113 базовых команд, объединенных в следую­щие группы:

команды передачи данных:

  • между регистрами и памятью (включая стек), обмен содержимым ис­точника и приемника;

  • ввод, вывод, табличное преобразование;

  • загрузка исполнительного адреса в РОН, загрузка 4-байтового адресно­го объекта в регистры-указатели (начальный адрес сегмента и смеще­ние в сегменте);

  • передача содержимого регистра F флагов в память, в стек и из стека;

арифметические команды:

  • сложение, вычитание, умножение и деление двоичных чисел со знаком и без знака (произведение и делимое представляются числами двойной длины);

  • десятичная коррекция сложения и вычитания упакованных двоично-десятичных чисел;

  • десятичная коррекция сложения, вычитания, умножения и деления рас­
    пакованных двоично-десятичных чисел;

логические команды и сдвиги:

  • инверсия, конъюнкция, дизъюнкция, неравнозначность;

  • TEST— поразрядная конъюнкция операндов с установкой флагов, но без занесения результатов;

  • сдвиги на 1 или заданное число разрядов (константа сдвига располага­ется в CL);

  • команды передачи управления: переходы, вызовы, возвраты имеют две разновидности — внутрисегментные («близкие») и межсегментные («дальние»). При близких передачах загружается только IP, при дальних — IP и CS. Передачи управления могут быть прямыми (целевой адрес — в команде) или косвенными (целевой адрес вычисляется с использованием стандартных режимов адресации). В 16 командах условных перехо­дов проверяются отношения знаковых и беззнаковых чисел. Имеются 4 команды управления циклами, которые рассчитаны на размещение числа повторений цикла в регистре СХ;

  • команды обработки цепочек данных манипулируют последовательностя­ми байтов или слов в памяти. Время обработки цепочек этими командами гораздо меньше, чем соответствующей программной реализацией.


^ Контрольные вопросы

Лекция 8

1   2   3   4   5   6   7   8   9   ...   15

Похожие:

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций по дисциплине «Методы и средства терапии и реабилитации»
Методы и средства терапии и реабилитации: Конспект лекций / Составитель С. В. Соколов. Сумы: Изд-во СумГУ, 2007. – 117 с

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций. М., 2007
Айфичер, Э. Цифровая обработка сигналов = Digital Signal Processing. A practical Approach : пер с англ. / Э. Айфичер, Б. Джервис....

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций по дисциплине «Математические методы и модели энергетического...
Основы работы в системе компас: конспект лекций составитель: Э. В. Колисниченко. – Сумы: Изд-во СумГУ, 2010. – 249 с

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций в двух частях часть 2
Аналитическая химия : конспект лекций / составители: И. Г. Воробьева, Л. М. Миронович, С. Б. Большанина. – Сумы : Сумский государственный...

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций по курсу «Источники энергии» для студентов специальности...
Конспект лекций по курсу «Источники энергии» для студентов специальности 000008 «Энергетический менеджмент» дневной и заочной форм...

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций по дисциплине «Физическая химия»
Физическая химия: Конспект лекций/ Составитель С. Ю. Лебедев. Сумы: Изд-во СумГУ, 2007. 37 с

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconОперационные системы Конспект лекций
С. Н. Дроздов. Операционные системы: Конспект лекций. Таганрог: Изд-во трту, 2003. 136 с

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconАппаратные средства и периферийные устройства. Устройства хранения информации ”
В сегодняшнем деловом мире вы должны знать аппаратные средства компьютера, которые являются такими же типичными компонентами, как...

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций по дисциплине:«Теория тестирования аппаратных и программных...
Краткий конспект лекций по теория тестирования аппаратных и программных средств

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций по курсу “Общая химическая технология” / Составители:...
Конспект лекций по курсу «Общая химическая технология» предназначен для самостоятельного изучения курса студентами

Вы можете разместить ссылку на наш сайт:
Школьные материалы


При копировании материала укажите ссылку © 2013
контакты
uchebilka.ru
Главная страница


<