Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с.




НазваниеКонспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с.
страница9/15
Дата публикации03.03.2013
Размер2.19 Mb.
ТипКонспект
uchebilka.ru > Информатика > Конспект
1   ...   5   6   7   8   9   10   11   12   ...   15
Тема 5: Система прерываний и организация ввода/вывода
^ Тема лекции: Ввод/вывод

План лекции:

5.1 Пространство ввода/вывода

5.2 Подсистема ввода/вывода

5.3 Параллельный обмен

5.4 Последовательный обмен



  1. Пространство ввода-вывода

Процессоры семейства х86 имеют раздельную адресацию памяти и портов вво­да-вывода. Это разделение обеспечивается выделением специальных инструк­ций ввода-вывода, с помощью которых возможна передача данных между портами и регистрами процессора (или портами и памятью). Инструкции ввода-вывода порождают шинные циклы обмена, в которых вырабатываются сигналы чтения из порта и записи в порт.

На шине ISA это сигналы IORD# и IОWR# соот­ветственно, они и отличают пространство ввода-вывода от пространства памя­ти, где соответствующие операции чтения и записи вырабатывают сигналы MEMRD# и MEMWR#.

На шине PCI разделение памяти и пространства ввода-выво­да происходит иначе — здесь тип операции кодируется 4-байтной командой в зависимости от типа инструкции, выполняемой процессором.

Карта распределения адресов ввода-вывода стандартных устройств PC приведена в табл. 6.1.

Каждой шине, назначается своя область адресов ввода, и дешифратор адресов, расположенный на системной плате, при чтении открывает соответствующие буферы данных, так что реально считываться будут данные только с одной шины.

При записи в порты данные (и сигнал записи) могут распространяться и по всем шинам компьютера (широковещательно).

В стандартном распределе­нии адреса Oh-OFFh отведены для устройств системной платы. При наличии (и разрешении работы) периферийных устройств на системной плате чтение по этим адресам не распространяется на шины расширения.

Для современных плат со встроенной периферией и несколькими шинами (ISA, PCI) распределе­нием адресов управляет BIOS через регистры конфигурирования чипсета, а в иерархии шин PCI (и PCI-E) диапазоны адресов задаются программированием мостов.

Таблица 5.1- Стандартная карта портов ввода-вывода ,

AT и PS/2

PC/XT

Назначение

000-00F

000-00F

Контроллер DMA #1 8237

010-01F




PS/2 - расширение DMA #1

020-021

020-021

Контроллер прерываний #1 - 8259А

040-05F

040-043

Таймер (PC/XT: 8253, AT: 8254)

060

060

Диагностический регистр POST (только запись)




060-063

Системный интерфейс 8255

060,064




Контроллер клавиатуры AT 8042

061




Источники NMI и управление звуком

070-07F




Память CMOS и маска NMI

080




Диагностический регистр

080-08F

080-083

Регистры страниц DMA

090-097




PS/2-микроканал, арбитр




ОАО

Маска NMI

0A0-0BF




Контроллер прерываний #2 — 8259А

OCO-ODF




Контроллер DMA #2 8237A-5

OFO-OFF




Сопроцессор 80287

100-1EF




PS/2-управление микроканалом

170-177




Контроллер НЖМД #2 (ЮЕ#2)

1F0-1F7




Контроллер НЖМД#1 (ЮЕ#1)

200-207

200-20F

Игровой адаптер




210-217

Блок расширений

238-23F




COM4

278-27F

278-27F

Параллельный порт LPT2 (LPT3 при наличии MDA)




2A2-2A3

4acbiMSM48321RS

2C0-2DF

2C0-2DF

EGA #2

2E0-2E7




COM4

2E8-2EF




COM4

2F8-2FF

2F8-2FF

COM2

300-31F




Плата прототипа




320-32F

Жесткий диск XT

338-33F




COM3

370-377




Контроллер НГМД #2

376-377




Порты команд IDE#2

378-37F

378-37F

Параллельный порт LPT1 (LPT2 при наличии MDA)

380-38F

380-38F

Синхронный адаптер SDLC/BSC #2

3A0-3AF

3A0-3A9

Синхронный адаптер BSC #1

3B0-3BB

3B0-3BB

Монохромный адаптер (MDA)

3B4-3C9




PS/2-видеосистема

3BC-3BF

3BC-3BF

Параллельный порт LPT1 платы MDA

3C0-3CF

3C0-3CF

EGA#1

3C0-3DF

3C0-3DF

VGA

3D0-3DF

3D0-3DF

CGA/EGA

3E0-3E7




COM3

3E8-3EF




COM3

3F0-3F7

3F0-3F7

Контроллер НГМД #1

3F6-3F7




Порты команд IDE#1

3F8-3FF

3F8-3FF

СОМ1


^ 5.2 Подсистема ввода/вывода (ПВВ)

Подсистема ввода/вывода обеспечивает связь МП с внешними уст­ройствами, к которым будем относить:

  • устройства ввода/вывода (УВВ): клавиатура, дисплей, принтер, датчики и исполнительные механизмы, АЦП, ЦАП, таймеры и т. п.;

  • внешние запоминающие устройства (ВЗУ): накопители на магнитных дис­ках, "электронные диски", CD и др.

ПВВ в общем случае должна обеспечивать выполнение следующих функций:

  • согласование форматов данных, поскольку процессор всегда выда­ет/принимает данные в параллельной форме, а некоторые ВУ — в после­довательной. С этой точки зрения различают устройства параллельного и последовательного обмена. В рамках параллельного обмена не произво­дится преобразование форматов передаваемых слов, в то время как при последовательном обмене осуществляется преобразование параллельного кода в последовательный и наоборот. Все варианты, при которых длина слова ВУ (больше 1 бита) не совпадает с длиной слова МП, сводятся к разновидностям параллельного обмена;

  • организация режима обмена — формирование и прием управляющих сиг­налов, идентифицирующих наличие информации на различных шинах, ее тип, состояние ВУ (Готово, Занято, Авария), регламентирующих времен­ные параметры обмена. По способу связи процессора и ВУ (активного и пассивного) различают синхронный и асинхронный обмены, различия меж­ду которыми мы обсудили в начале настоящей главы.




    1. ^ Параллельный обмен

Простейшая подсистема параллельного обмена должна обеспечить лишь де­шифрацию адреса ВУ и электрическое подключение данных ВУ к системной шине данных DB по соответствующим управляющим сигналам. На рис. 6.7 показаны устройства параллельного ввода и вывода информации в составе МПС на базе буферных регистров К580ИР82.

Очевидно, при обращении процессора (он в подобных циклах играет роль активного устройства) к устройству ввода, адрес соответствующего регистра помещается процессором на шину адреса и формируется управляющий сиг­нал RDIO. Дешифратор адреса, включающий и линию RDIO, при совпадении адреса и управляющего сигнала активизирует выходные линии регистра и его содержимое поступает по шине данных в процессор.

процессор


Аналогично идет обращение к устройству вывода. Совпадение адреса уст­ройства на шине адреса с активным уровнем сигнала WRJO обеспечивает "защелкивание" состояния шины данных в регистре вывода.

Характерно, что при таком способе обмена процессор не анализирует готов­ность ВУ к обмену, а длительность существования адреса, данных и управ­ляющего сигнала целиком определяется тактовой системой процессора и принятым алгоритмом командного цикла. Напомним, что такой способ обме­на называется синхронным. Синхронный обмен реализуется наиболее просто, но он возможен только с устройствами, всегда готовыми к обмену, либо про­цессор должен перед выполнением команды ввода/вывода программными средствами убедиться в готовности ВУ к обмену (обычно в этом случае пред­варительно анализируется состояние флага готовности, формируемого ВУ). Кроме того, быстродействие ВУ, взаимодействующее с процессором в син­хронном режиме, должно гарантировать прием/выдачу данных за фиксиро­ванное время, выделенное процессором на цикл обмена.

Во многих микропроцессорных комплектах выпускают специальные интер­фейсные БИС, существенно расширяющие (по сравнению с использованием регистров) возможности разработчиков при организации параллельного об­мена в МПС. Такие БИС обычно имеют несколько каналов передачи инфор­мации, позволяют программировать направление передачи (ввод или вывод) по каждому каналу и выбирать способ обмена— синхронный или асин­хронный.

Типичным примером такой БИС может служить программируемый контрол­лер параллельного обмена (далее "контроллер") 8255А (отечественный ана­лог—К580ВВ55).

    1. Последовательный обмен

При организации последовательного обмена ключевыми могут считаться две проблемы:

  • синхронизация битов передатчика и приемника;

  • фиксация начала сеанса передачи.

Различают два способа передачи последовательного кода: синхронный и асинхронный.

Синхронный метод

При синхронном методе передатчик генерирует две последовательности — информационную TxD И синхроимпульсы CLK, которые передаются на при­емник по разным линиям. Синхроимпульсы обеспечивают синхронизацию передаваемых битов, а начало передачи отмечается по-разному.

При органи­зации внешней синхронизации (рис. 6.9) сигнал начала передачи BD генери­руется передатчиком и передается на приемник по специальной линии.



Системы с внутренней синхронизацией генерируют на линию данных специ­альные коды длиной 1—2 байта— символы синхронизации. Для каждого приемника предварительно определяются конкретные синхросимволы, таким образом можно осуществлять адресацию конкретного абонента из несколь­ких, работающих на одной линии. Каждый приемник постоянно принимает биты с линии RxD, формирует символы и сравнивает с собственными синхросимволами. При совпадении принятых символов с заданными для этого приемника синхросимволами последующие биты поступают в канал данных приемника.

В случае реализации внутренней синхронизации между приемни­ком и передатчиком "прокладывают" только две линии — данных и синхро­импульсов.

Ассинхронный метод

Наконец, при асинхронном способе обмена можно ограничиться одной лини­ей — данных. Для надежной синхронизации обмена в асинхронном режиме:

  • передатчик и приемник настраивают на работу с одинаковой частотой;

  • передатчик формирует стартовый и столовый биты, отмечающие начало и конец посылки;

  • передача ведется короткими посылками (5—9 битов), а частоты передачи выбираются сравнительно низкими.

Принцип последовательного асинхронного обмена по единственной линии показан на рис. 6.10. Пока передачи нет, на линии передатчик удерживает высокий уровень (Н).

Передача начинается с выдачи в линию стартового бита низкого уровня (длительности всех битов х одинаковы и определяются час­тотой передатчика fт = 1/т).

Частота приемника fR устанавливается равной 16 х fт . Когда приемник об­наруживает на линии перепад Н → L, он включает счетчик тактов до 16, при­чем еще дважды за период τ проверяет состояние линии. Если низкий уро­вень (L) подтверждается, приемник считает, что принял старт-бит, и включа­ет счетчик принимаемых битов.

Если во второй и третьей проверке на линии определяется Н-уровень, то перепад считается помехой и старт-бит не фик­сируется.

Каждый последующий (информационный) бит принимается таким образом, что за период τ трижды проверяется состояние линии (например, в 3, 8 и 11 тактах приемника) и значение принимаемого бита определяется по мажоритарному принципу. Принятый бит помещается слева в сдвиговый регистр приемника. После принятия последнего информационного бита (количество битов в посылке определяется протоколом обмена и составляет обычно от 5 до 9) обязательно должен последовать стоповый бит Н-уровня. Во время по­ступления стоп-бита содержимое сдвигового регистра приемника передается в память, а в регистр передатчика может загружаться новая порция информа­ции для передачи. Отсутствие стопового бита воспринимается приемником как ошибка передачи посылки.

После стопового бита можно формировать стартовый бит новой посылки или "держать паузу" произвольной длительности, при которой на линии присут­ствует Н-уровень.

Наличие стартового бита позволяет в начале каждой посылки синхронизиро­вать фазы приемника и передатчика, компенсировав неизбежный уход фаз передатчика и приемника. Короткие посылки и относительно низкая частота передачи позволяют надеяться, что неизбежное рассогласование частот пере­датчика и приемника не приведет к ошибкам при передаче посылки.

Лекция 12

1   ...   5   6   7   8   9   10   11   12   ...   15

Похожие:

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций по дисциплине «Методы и средства терапии и реабилитации»
Методы и средства терапии и реабилитации: Конспект лекций / Составитель С. В. Соколов. Сумы: Изд-во СумГУ, 2007. – 117 с

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций. М., 2007
Айфичер, Э. Цифровая обработка сигналов = Digital Signal Processing. A practical Approach : пер с англ. / Э. Айфичер, Б. Джервис....

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций по дисциплине «Математические методы и модели энергетического...
Основы работы в системе компас: конспект лекций составитель: Э. В. Колисниченко. – Сумы: Изд-во СумГУ, 2010. – 249 с

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций в двух частях часть 2
Аналитическая химия : конспект лекций / составители: И. Г. Воробьева, Л. М. Миронович, С. Б. Большанина. – Сумы : Сумский государственный...

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций по курсу «Источники энергии» для студентов специальности...
Конспект лекций по курсу «Источники энергии» для студентов специальности 000008 «Энергетический менеджмент» дневной и заочной форм...

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций по дисциплине «Физическая химия»
Физическая химия: Конспект лекций/ Составитель С. Ю. Лебедев. Сумы: Изд-во СумГУ, 2007. 37 с

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconОперационные системы Конспект лекций
С. Н. Дроздов. Операционные системы: Конспект лекций. Таганрог: Изд-во трту, 2003. 136 с

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconАппаратные средства и периферийные устройства. Устройства хранения информации ”
В сегодняшнем деловом мире вы должны знать аппаратные средства компьютера, которые являются такими же типичными компонентами, как...

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций по дисциплине:«Теория тестирования аппаратных и программных...
Краткий конспект лекций по теория тестирования аппаратных и программных средств

Конспект лекций часть 1 2008 перечень ссылок основная: М. Гук «Аппаратные средства ibm pc» 3-е изд., энцеклопедия, Киев. 2006. с. iconКонспект лекций по курсу “Общая химическая технология” / Составители:...
Конспект лекций по курсу «Общая химическая технология» предназначен для самостоятельного изучения курса студентами

Вы можете разместить ссылку на наш сайт:
Школьные материалы


При копировании материала укажите ссылку © 2013
контакты
uchebilka.ru
Главная страница


<